SP00/01588

REC'E 0 9 MAY 2000

5.03.00

PCT

PCT/JP00/01588

特WIP許

PATENT OFFICE

09/936683 JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年11月26日

EKU

願 Application Number:

平成11年特許顯第335591号


顧 出 Applicant (s):

三菱電線工業株式会社

PRIORITY UMENT SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年 4月21日

特許庁長官 Commissioner, Patent Office



特平11-335591

【書類名】

特許願

【整理番号】

P6280

【提出日】

平成11年11月26日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 33/00

【発明者】

【住所又は居所】 兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

岡川 広明

【発明者】

【住所又は居所】 兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

只友 一行

【発明者】

【住所又は居所】

兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

大内 洋一郎

【発明者】

【住所又は居所】

兵庫県伊丹市池尻4丁目3番地 三菱電線工業株式会社

伊丹製作所内

【氏名】

湖東 雅弘

【特許出願人】

【識別番号】

000003263

【氏名又は名称】 三菱電線工業株式会社

【代表者】

冨士 晴之助

【先の出願に基づく優先権主張】

【出願番号】

平成11年特許願第 72133号

【出願日】

平成11年 3月17日

【手数料の表示】

【予納台帳番号】 066707

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体基材及びその作製方法

【特許請求の範囲】

【請求項1】 基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長されたものであることを特徴とする半導体基材。

【請求項2】 上記半導体結晶が InGaAlNであることを特徴とする請求項1記載の半導体基材。

【請求項3】 上記基板の結晶成長面の凸部が、平行なストライプ形状からなる凸部であることを特徴とする請求項1記載の半導体基材。

【請求項4】 上記半導体結晶が InGaAlNであって、かつストライプの長手方向が該 InGaAlN結晶の(1-100)面と垂直であることを特徴とする請求項3記載の半導体基材。

【請求項5】 基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長された半導体基材において、前記凹凸面が成長された半導体結晶で覆われており、この半導体結晶層と前記凹凸面における凹部との間には空洞部が形成されていることを特徴とする請求項1記載の半導体基材。

【請求項6】 基板の結晶成長面を凹凸面とし、気相成長法により前記凹凸面における凸部の上方部から専ら結晶成長されることで形成された第一の半導体結晶と、この第一の半導体結晶の表面を凹凸面とし、同様にその凸部の上方部から専ら結晶成長されることで形成された第二の半導体結晶とからなることを特徴とする半導体基材。

【請求項7】 請求項6の半導体基材における第二の半導体結晶の表面を凹凸面とし、その上に同様に気相成長法により形成された第3の半導体層乃至は同様の工程を繰り返すことで多重的に形成された複数の半導体層を有することを特徴とする半導体基材。

【請求項8】 基板上に半導体結晶を気相成長させるにあたり、予め基板表面に凹凸面加工を施し、次いで該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部から専ら結晶成長される半導体結晶にて前記基板の凹凸面を覆うことを特徴とする半導体基材の作製方法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】

本発明は、半導体基材及びその作製方法に関し、特に転位欠陥が生じ易い半導 体材料を用いる場合に有用な構造及び方法に関するものである。

[0002]

【従来の技術】

GaN系材料を結晶成長する場合、GaN系材料は格子整合する基板がないためにサファイア、SiC、スピネル、最近ではSiなどの格子整合しない基板を用いている。しかしながら、格子整合しないことに起因し作製したGaNの膜中には 10^{10} 個/ cm^2 もの転位が存在している。近年高輝度の発光ダイオード、半導体レーザーなどが実現されているが、特性向上を図るためには転位密度の低減が望まれている。

[0003]

【発明が解決しようとする課題】

この転位密度低減を図る方法としては、例えばGaN系半導体結晶等を、サファイア基板上にバッファ層、GaN層を成長しこれを下地基板とし、前記基板上に部分的なマスクを設けて選択成長する事でラテラル方向の結晶成長を行わせ、転位密度を低減した高品質な結晶を得る方法が提案されている(例えば特開平10-312971号公報)。

[0004]

しかしながら上記の方法によれば、マスク層上にラテラル方向成長された部分において、ラテラル成長方向にc軸が微小量ながら傾斜するといった問題が生じ、これにより結晶品質が低下するという新たな問題が有ることが判明した(MRS 1998 Fall、Meeting 予稿集G3・1)。これは、X線ロッキングカーブ測

定(XRC)の入射方位依存性を測定(¢スキャン)することでも確認できる。 即ち、ラテラル成長方向からの入射X線によるX線ロッキングカーブの半値全幅 (FWHM) は、マスク層のストライプ方向からのX線によるFWHM値より大 きくなっており、C軸の微小傾斜(チルティング)に方位依存性がある事を示し ている。この事は、マスク上のラテラル成長の合体部分に新たな欠陥を多数誘起 する可能性を示唆している。

[0005]

また、マスク層材料として汎用されているものはSi〇₂なのであるが、その上に結晶成長層が積重されるとSi成分がこの結晶成長層中に移行するという、いわゆるオートドーピング汚染の問題があることも判明した。

さらに、Alを含む半導体材料、例えばAlGaNをSiO₂マスク層付き基板上に成長させた場合、マスク層上にも結晶成長し、選択成長自体が効果的に行えないという問題もあった。

[0006]

このような問題を解消する試みとして、SiCoで一ス基板上にバッファ層及びGaN層を設けた基板に対して、SiC層にまで至るストライプ溝加工を施して凸部を形成し、この凸部の上方部に位置することになるGaN層から結晶成長させる方法が提案されている(MRS 1998 Fall Meeting予稿集G3.38)。この方法によれば SiO_2 マスク層無しで選択成長させる事も出来、上述の SiO_2 マスクを用いることに起因する各種の問題を解消することが可能となる。

[0007]

上記方法は、ベース基板としてサファイア基板を使用する事ができその方法も開示されている(例えば、特開平11-191659号公報)。しかしながら上記方法では、サファイアベース基板上にバッファ層材料ならびにGaN系材料を結晶成長させ、一旦成長炉から取り出し溝加工を施し、その後再び結晶成長を行うというステップが必要となることから、製造プロセスが複雑化するという新たな不都合が発生し、作業工程が多くなりコストがかかるなどの問題を有していた

[0008]

またSi基板上にGaN系材料を結晶成長する試みもなされているが、GaN系結晶を成長すると熱膨張係数差に起因した反りやクラックが発生し良質の結晶成長を行えない問題があった。

[0009]

従って本発明は上記問題に鑑み、マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の簡略化を図ることを目的としている。また従来困難であったAlGaNの選択成長ができない問題を解決する事を目的としている。さらにSi基板等を用いた場合の反りやクラックの発生を押さえることを目的としている。

[0010]

【課題を解決するための手段】

本発明の半導体基材は、基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長されたものであることを特徴とするものである。この場合、上記半導体結晶がInGaAlNであることが望ましい。

[0011]

上記基板の結晶成長面の凸部を、平行なストライプ形状からなる凸部とすることが好ましい。さらに、上記半導体結晶がInGaAlNであって、かつストライプの長手方向が該InGaAlN結晶の(1-100)面と垂直であるストライプとすることがより好ましい。

[0012]

本発明にかかるより具体的な半導体基材は、基板と該基板上に気相成長された 半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長された半 導体基材において、前記凹凸面が成長された半導体結晶で覆われており、この半 導体結晶層と前記凹凸面における凹部との間には空洞部が形成されていることを 特徴とするものである。

[0013]

また、当該半導体基材を、基板の結晶成長面を凹凸面とし、気相成長法により 前記凹凸面における凸部の上方部から専ら結晶成長されることで形成された第一 の半導体結晶と、この第一の半導体結晶の表面を凹凸面とし、同様にその凸部の 上方部から専ら結晶成長されることで形成された第二の半導体結晶とからなる構 成とすることもできる。さらに、前記半導体基材における第二の半導体結晶の表 面を凹凸面とし、その上に同様に気相成長法により形成された第3の半導体層乃 至は同様の工程を繰り返すことで多重的に形成された複数の半導体層を具備させ るようにしても良い。

[0014]

本発明の半導体基材の作製方法は、基板上に半導体結晶を気相成長させるにあたり、予め基板表面に凹凸面加工を施し、次いで該基板に対して原料ガスを供給し、前記凹凸面における凸部の上方部から専ら結晶成長される半導体結晶にて前記基板の凹凸面を覆うことを特徴とする。

[0015]

【作用】

本発明は、バッファ層等すら形成していない状態の基板に対して凹凸面を設けることで、結晶成長当初から実質的に低転位領域を形成可能なラテラル成長を起こす素地面を予め提供しておく点に特徴を有する。即ち、気相成長させた場合、成長初期には基板表面全体で結晶成長が起こり得るが、やがて凸部の上方部での成長が優位となり、この結果凹部に原材料が拡散しにくくなり、ひいては凸部の上方部から専ら成長された層にて上記の凹凸面が覆われるというものである。この凸部の成長ではC軸と垂直方向のいわゆるラテラル成長が起き、実質的に低転位領域の形成がマスク層レス(従来のようにマスク層を用いることなしに)で達成されることになる。そして成長が、基板直上に位置する層(例えばバッファ層)の結晶成長から行い得ることになるので、その後の成長工程を連続して行うことができるものである。

[0016]

【発明の実施の態様】

以下図面に基いて、本発明の実施態様につき詳細に説明する。

図1 (a) 乃至 (c) は本発明に係る半導体基材の結晶成長状態を説明するための断面図である。図において、1は基板であり、2は該基板1上に気相成長された半導体結晶をそれぞれ示している。基板1の結晶成長面には凸部11及び凹部12が形成されており、前記凸部11の上方部から専ら結晶成長が行われるよう構成されている。

[0017]

本発明でいう基板とは、各種の半導体結晶層を成長させるためのベースとなる基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のものを言う。このような基板としては、サファイア(C面、A面、R面)、SiC (6H、4H、3C)、GaN、Si、スピネル、ZnO, GaAs, NGOなどを用いることができるが、発明の目的に対応するならばこのほかの材料を用いてもよい。またこれら基板からoffしたものを用いてもよい。

[0018]

[0019]

中でも、A1GaN等のA1を含有する半導体材料の場合、従来のマスク方式ではSiO2マスク層上に成長するという問題があったが、本発明によるとマスクレス化によりかかる問題が解消されるため、従来できなかったA1GaNのラテラル成長が可能となり低転位で高品質な膜の成長が基板直上から可能となる。このため紫外線発光素子等で問題となるGaN層による光吸収がなくなり応用上特に好適である。

[0020]

基板1の結晶成長面に形成される凸部11は、その上方部から専ら結晶成長が行われるような形状とすると有効である。「上方部から専ら結晶成長が行われる」とは、凸部11の頂点ないし頂面及びその近傍での結晶成長が優勢に行い得る状態をいい、成長初期には凹部での成長が生じてもよいが最終的には凸部11の

結晶成長が優勢となることを指す。つまり上方部を起点としたラテラル成長により低転位領域が形成されれば、従来のマスクを要するELOと同様の効果がある。これが本発明ではマスクレスで成長可能である事が特徴である。以下、この点についての説明を、図1~図3に基づいて行う。

[0021]

図1~3は凸部11をストライプ状に形成したものの横断面図である。

先ず、図1では、(a)図に示すように溝幅Bに対し溝深さ(凸部高さ) hが深い基板1を用いる場合を例示している。この場合原料ガスが凹部12及びその近傍に十分至らず、凸部11の上方部からしか結晶成長が起こらない。図1(b)において、20はこの結晶成長開始時の結晶単位を示している。このような状況下、結晶成長が続くと凸部11の上方部を起点とし横方向に成長した膜がつながって、やがて図1(c)のように凹部に空洞部13を残したまま、基板1の凹凸面を覆うことになる。この場合、横方向に成長した部分、つまり凹部12上部には低転位領域が形成され、作製した膜の高品質化が図れている。

[0022]

図2は、溝幅Bに対し溝深さ(凸部高さ)hが浅い場合、もしくは凸部11の幅Aに対し溝幅Bが広い基板1を用いる場合を例示している(図2(a)参照)。この場合、原料ガスは凹部12及びその近傍にまで到達し得るため凹部12での成長も生じる。また、凸部11の上方部からも結晶成長が生じ、図2(b)に示すように、凸部11の上方部と凹部12表面に、それぞれ結晶単位20、21が生成される状態となる。このような状況下、結晶成長が続くと凸部11の上方部を起点とし横方向に成長した膜がつながって、やがて図2(c)のように基板1の凹凸面を覆うことになる。この場合も凹部12上部には低転位領域が形成され、作製した膜の高品質化が図れている。

[0023]

図3は、溝幅Bに対し溝深さ(凸部高さ)hが非常に浅い場合、もしくは凸部 11の幅Aに対し溝幅Bが非常に広い基板1を用いる場合を例示している(図3(a)参照)。この場合も原料ガスは凹部12及びその近傍にまで到達し得るため 凹部12での成長も生じる。また、凸部11の上方部からも結晶成長が生じ、図

3(b) に示すように、凸部11の上方部と凹部12表面に、それぞれ結晶単位20、21が生成される状態となる。このような状況下、結晶成長が続くと上方部を起点とし横方向に成長した膜及び凹部から成長した膜がつながって、やがて図3(c)のように基板1の凹凸面を覆うことになる。この場合も凹部12を起点とした部分には低転位領域は形成され難いが、凸部11を起点とし横方向成長した部分には低転位領域が形成され、作製した膜全体でみるとの高品質化が図り得る。

[0024]

本発明にあっては、このような凸部 1 1 であれば特に制限はなく各種の形状を 採用することができる。

具体的には、上述したような溝幅Bに対し溝深さ(凸部高さ)hが深い場合、 溝幅Bに対し溝深さ(凸部高さ)hが浅い場合、さらに溝幅Bに対し溝深さ(凸部高さ)hが非常に浅い場合、もしくは凸部11の幅Aに対し溝幅Bが非常に広い場合など種々の組み合わせを行う事ができる。特に溝幅Bに対し溝深さ(凸部高さ)hが深い場合、気相成長時に原料ガスが実質的に底部まで拡散できないため原料が効率良く凸部11上部の成長に寄与する点で好ましい。また凸部11の幅Aに対し溝幅Bが広い場合、横方向成長の領域が多くなり低転位領域が広く形成される点で好ましい。

[0025]

このような凹凸面の形成の態様としては、島状の点在型の凸部、ストライプ型 の凸条からなる凸部、格子状の凸部、これらを形成する線が曲線である凸部など が例示できる。

これら凸部の態様の中でも、ストライプ型の凸条を設ける態様のものは、その作製工程を簡略化できると共に、規則的なパターンが作製容易である点で好ましい。ストライプの長手方向は任意であってよいが、基板上に成長させる材料をGa Nとしたとき、Ga N系材料の<11-20>方向や、<1-100>方向が好ましい。特に<1-100>方向にした場合、{1-101} 面などの斜めファセットが形成され難いため横方向成長(ラテラル成長)が早くなる。この結果凹凸面を覆うのが速くなる点で特に好ましい。

[0026]

図1に示す実施例のように、空洞部13を残したまま基板1の凹凸面を埋め込み、続いてその上に発光部を成長して発光素子を作製した場合、空洞部と半導体界面の屈折率差が大きく取れる。この結果発光部下方に向かった光がこの界面で反射される割合が増える。例えばLEDを、サファイア基板面を下側にしてダイボンドを行った場合は、上方に取り出せる光量が増えるため好ましい。

[0027]

また空洞部13を残したまま埋め込む事は、基板1とその上に成長する半導体層との接触面積を小さくできるという事であるため、半導体中に格子定数差や熱膨張係数差に起因する歪を低減できる面で好ましい。この歪の低減は、サファイア上にGaN系材料を厚く成長した時に発生する反りを低減させる効果がある。特に従来法ではSi基板上にGaN系材料を結晶成長する際に熱膨張係数差に起因した反りやクラックが発生し良質の結晶成長を行えない問題があったが、本発明による歪低減によりこの問題を解消できる。

[0028]

さらに基板1とその上に成長する半導体層2との接触面積を小さくできる事を利用すると、半導体層2を厚く成長していった場合、この小さい接触部に応力が集中し、この部分から基板1と半導体層2の分離が可能となる。これを応用する事でGaNなどの基板が作製可能となる。

[0029]

以上、基板1の上に半導体層2を一層だけ成長する場合について説明したが、転位欠陥をより少なくするために、同様な工程を2回繰り返すようにしてもよい。即ち図5に示すように、上記と同様な手法にて基板1の凹凸面を覆うように第一の半導体層2aの結晶成長を行った後に、該第一の半導体層2aの凸部の上方部から専ら結晶成長するようにして第二の半導体結晶2bを形成することもできる。この場合、特に基板1の凸部11と上記第一の半導体層2aに形成する凸部11aの位置とを、垂直方向にずらす態様にすれば、第二の半導体層2bには第一の半導体層2aの凸部11a上部にある多くの転位が伝播しないことになる。つ

まり、かかる構成とすれば、第二の半導体層2b全域を低転位領域とすることができ、より高品質の半導体層が得られるものである。

[0030]

また、第二の半導体結晶2bの表面をさらに凹凸面とし、その上に同様に気相成長法により形成される第3の半導体層を形成するようにしても良い。或いは、さらに同様の工程を繰り返して、複数の半導体層を多重的に形成するようにしても良い。このような構成とすれば、上述したような上下間の凸部の位置調整を意図的に行わずとも、層を重ねる毎に伝播する転位を漸減させることができる。

[0031]

凸部の形成は、例えば通常のフォトリソグラフイ技術を使って凸部形状に応じてパターン化し、RIE技術等を使ってエッチング加工を行うことで作製できる

[0032]

基板上に半導体層の結晶成長を行う方法はHVPE、MOCVD、MBE法などがよい。厚膜を作製する場合はHVPE法が好ましいが、薄膜を形成する場合はMOCVD法が好ましい。

[0033]

基板上に半導体層の結晶成長を行う時の成長条件(ガス種、成長圧力、成長温度、など)は、本発明の効果が出る範囲内であれば、目的に応じ使い分ければよい。

[0034]

【実施例】

[実施例1]

c面サファイア基板上にフォトレジストのパターニング(幅:2μm、周期: 4μm、ストライプ方位:ストライプ延伸方向がサファイア基板の<11-20 >方向)を行い、RIE (Reactive Ion Etching)装置で5μmの深さまで断面 方形型にエッチングした。この時のアスペクト比は2.5であった。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、水素雰囲気下で11 00℃まで昇温し、サーマルエッチングを行った。その後温度を500℃まで下 げ、3族原料としてトリメチルガリウム(以下TMG)を、N原料としてアンモニアを流し、GaN低温バッファー層を成長した。つづいて温度を1000℃に昇温し原料としてTMG・アンモニアを、ドーパントとしてシランを流しn型GaN層を成長した。その時の成長時間は、通常の凹凸の施していない場合のGaN成長における4μmに相当する時間とした。

[0035]

成長後の断面を観察すると基板凹部に若干の成長の痕跡は見られるものの、図 1(c)に示すように凹部に空洞部13を残したまま凹凸部を覆い、平坦になった GaN膜が得られた。

[0036]

比較のために、通常のc面サファイア基板上に同じ成長条件で成膜したGaN層と、同じパターンの SiO_2 マスクを使ってELO成長したGaN膜を用意した。

評価は、InGaN (InN混晶比=0.2、100nm厚)を続けて成長して現れるピット (転位に対応している)をカウントして転位密度とした。キャリヤ密度はホール効果測定で評価し、結晶軸のゆらぎはXRCの¢スキャンで評価した。評価結果を表1、図4に示す。

[0037]

【表1】

サンプル	転位密度	キャリヤ密度	XRC O FWHM
実施例サンプル	$4 \times 10^7 \text{cm}^{-3}$	1 × 10 ¹⁶ cm ⁻³	170 sec
従来 ELO サンブル	$4 \times 10^7 \text{cm}^{-3}$	5 × 10 ¹⁷ cm ⁻³	200-400 sec
通常 GaN	2 × 10° cm ⁻³	1 × 10 ¹⁶ cm ⁻³	220 sec

[0038]

実施例のサンプルでは、転位密度の低減が従来ELOと同程度に図れている事が判る。その一方、キャリア濃度は通常GaN成長と同程度であった。またXRCのFWHMは107secと一番小さく、総合的にみて高品質の膜であるといえる。

図4のXRCの ϕ スキャンデータからも、またSiO $_2$ マスクを使ったELO

成長によるGaN膜のように、ラテラル成長方向付近で強まる結晶軸のゆらぎも 無い、高品質な結晶であることが確認された。

[0039]

[実施例2]

実施例1の内、凹凸部の形状を以下の様に変更した以外は同じとした。

(幅: $2 \mu m$ 、周期: $4 \mu m$ 、ストライプ方位: サファイア基板の< 1 1 - 2 0 >) を行い、RIE (Reactive Ion Etching) 装置で $0.5 \mu m$ の深さまで断面 方形型にエッチングした。この時のアスペクト比は 0.25であった。

[0040]

成長後の断面を観察すると、図2(c)に示すように、凹凸部が埋め込まれると 共に、凹部12に相当していた部分が空洞部13及びその底部のGaN膜21に 代替された成長となっている事が判明した。

この膜を評価するためにInGaN(InN混晶比=0.2、100nm厚)を続けて成長し、上述と同じく現れるピットの観察を行った。

四部上部には転位に対応したピットが多数見られたが、凸部の上方部を起点とし横方向に成長した部分にみられるピットは少なかった。一方凹部中央にはピットが多数見られた。この膜の転位密度を数えると9×10⁷cm⁻³と実施例1に比較しては多くなっていたものの、通常のGaN成長に比べると低減していた。これは凸部の上方部を起点とし横方向に成長した部分及び凹部から成長した膜がつながった状態で凹凸部が覆われた結果、凹部中央部には転位の多い領域が残留したものと考えられる。

[0041]

[実施例3]

実施例1で得られた膜に連続してn型A1GaNクラッド層、InGaN発光層、p型A1GaNクラッド層、p型GaNコンタクト層を順に形成し、発光波長370nmの紫外LEDウエハーを作製した。

その後、電極形成、素子分離を行い、LED素子とした。ウェハ全体で採取されたLEDチップの出力の平均値と逆電流特性を評価した。比較対象としては、 従来のELO技術を使って上記構造を作製した紫外LEDチップと通常のサファ

特平11-335591

イア基板を使って上記構造を作製した紫外LEDチップである。これらの評価結果を表2に示す。

[0042]

【表2】

サンブル	出力 (20m <u>A</u>)	-10 v 印加時のリーク電 流
実施例サンプル	1.7mW	1 0 n A
従来 ELO サンブル	1.5mW	5 0 n A
通常 GaN	0.9mW	1 u A

[0043]

表2に示すように本発明を用い作製したサンプルでは従来例に比べ出力が高く 、リーク電流の少ない高品質のLEDが作製できる事がわかった。

[0044]

[実施例4]

実施例1の内、半導体層成長時にトリメチルアルミニウム (TMA) を追加した以外は同じとした。

結果、A1GaN (A1組成り、2)の膜が凹部に空洞を残し、凹凸部を覆うように平坦な膜が成長できていた。凹部上部の、凸部の上方部を起点とし横方向に成長した部分にみられるピットは少なかった。これにより従来のELO技術では成し得なかったA1GaN膜の高品質化(低転位密度化)が本発明を用いてできた事を確認した。

[0045]

[実施例5]

次にGaNを基板として用いた例を示す。GaN基板上にフォトレジストのパターニング(幅: 2μ m、周期: 4μ m、ストライプ方位:GaN基板の<1-100>)を行い、RIE装置で 5μ mの深さまで断面方形型にエッチングした。この時のアスペクト比は 2.5であった。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で 1000

℃まで昇温した。その後、原料としてTMG・アンモニアを、ドーパントとして シランを流しn型GaN層を成長した。その時の成長時間は、通常の凹凸の施し ていない場合のGaN成長における4μmに相当する時間とした。

[0046]

成長後の断面を観察すると基板凹部への成長、凸部側面への成長が見られるものの、図 $5(a)\sim(c)$ に示すように空洞部を残したまま凹凸部を覆い、平坦になったGaN膜が得られた。続いて得られた膜のピットの評価を行った。基板としてもちいたGaNのピット密度は 2×10^5 cm $^{-3}$ であったが、本実施例の成長を行うと凸部上部で 1×10^5 cm $^{-3}$ 、凹部上部で 5×10^3 cm $^{-3}$ にピットが減少している事がわかった。このように既に転位の少ない基板に対しても更なる転位密度低減効果があることが確認できた。

[0047]

[実施例6]

実施例1で作製したGaN結晶を第一結晶とし、その上に第二結晶を成長させた。まずGaN第一結晶にフォトレジストのパターニング(幅:2μm、周期:4μm、ストライプ方位:GaN基板の<1-100>)を行い、RIE装置で2μmの深さまで断面方形型にエッチングした。この時のパターニングは基板凸部の上に第一結晶の凹部がくるような配置とした。この時のアスペクト比は1であった。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で1000℃まで昇温した。その後、原料としてTMG・アンモニアを、ドーパントとしてシランを流しn型GaN層を成長した。その時の成長時間は、通常の凹凸の施していない場合のGaN成長における4μmに相当する時間とした。

[0048]

成長後の断面を観察すると基板凹部への成長、凸部側面への成長が見られるものの、図5に示すように空洞部を残したまま凹凸部を覆い、平坦になったGaN 膜が得られた。続いて得られた膜のピットの評価を行ったとこ50 cm 31 cピットが減少している事がわかった。このように本実施例を繰り返す事により更なる転位密度低減効果があることが確認できた。

[0049]

【発明の効果】

以上説明した通りの本発明の半導体基材及びその作製方法によれば、基板に対して凸部を設けておくことで、マスク層を使用することなく低転位領域を形成可能なラテラル成長を行わせることができる。従ってマスク層を形成することに起因する問題点である軸の微小チルティングによるラテラル成長部の合体部分の新たな欠陥の発生の問題やオートドーピングの問題、A1含有半導体材料が選択成長不可という問題を解消できる。 また、基板に凹凸面を設けた後に、一回の成長でバッファ層成長から発光部等の半導体結晶層の成長を連続して行えるので、製造プロセスの簡略化が図れるという利点がある。

さらに空洞部の利用による反射率向上や、残留歪の現象などの効果もあり特性 向上、低コスト化の面から非常に価値のある発明である。

【図面の簡単な説明】

【図1】

本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。

【図2】

本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。

【図3】

本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。

【図4】

XRCの θ スキャンデーターを示すグラフ図である。

【図5】

本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。


【符号の説明】


- 1 基板
- 11 凸部
- 12 凹部
- 13 空洞部
- 2 半導体層


【書類名】

図面


【図1】










【図2】










【図3】








【図4】



【図5】



【書類名】 要約書

【要約】

【課題】 マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の 簡略化を図ること。

【解決手段】 (a)図に示すように、成長面が凹凸面とされた基板1を用いる。 この基板を用いて気相成長した場合、原料ガスが凹部12及びその近傍に十分至 らず、凸部11の上方部からしか結晶成長が起こらない。従って(b)図に示すよ うに、結晶成長開始時は結晶単位20が発生し、さらに結晶成長を続けると凸部 11の上方部を起点とし横方向に成長した膜がつながって、やがて(c)図のよう に凹部に空洞部13を残したまま、基板1の凹凸面を覆う。この場合、横方向に 成長した部分、つまり凹部12上部には低転位領域が形成され、作製した膜の高 品質化が図れている。

【選択図】 図1

出願人履歷情報

識別番号

[000003263]

1. 変更年月日

1990年 8月14日

[変更理由]

新規登録

住 所

兵庫県尼崎市東向島西之町8番地

氏 名

三菱電線工業株式会社